據(jù)媒體報(bào)道，臺(tái)積電正全力推進(jìn)面板級(jí)先進(jìn)芯片封裝（PLP）技術(shù)的研發(fā)，并計(jì)劃在2027年前后進(jìn)入小批量生產(chǎn)階段。這一技術(shù)旨在通過(guò)使用方形基板替代傳統(tǒng)的300mm圓形基板，以滿足人工智能芯片對(duì)更高性能的需求。
消息人士透露，臺(tái)積電新一代封裝技術(shù)的首代產(chǎn)品將采用310mm×310mm的基板尺寸。雖然這一規(guī)格較此前試驗(yàn)的510mm×515mm有所縮小，但相比傳統(tǒng)圓形晶圓，仍能提供更大的表面積。目前，臺(tái)積電正在中國(guó)臺(tái)灣桃園市建設(shè)一條試點(diǎn)生產(chǎn)線，以加速技術(shù)開(kāi)發(fā)進(jìn)度。
與此同時(shí)，全球最大的芯片封裝和測(cè)試供應(yīng)商日月光也在積極推動(dòng)相關(guān)技術(shù)發(fā)展。該公司早前宣布建設(shè)一條采用600mm×600mm基板的面板級(jí)封裝線，但后來(lái)調(diào)整計(jì)劃，決定在高雄新增一條與臺(tái)積電相同尺寸的試生產(chǎn)線。

本文鏈接：http://www.tebozhan.com/showinfo-27-144569-0.html臺(tái)積電加速布局面板級(jí)封裝技術(shù)，預(yù)計(jì)2027年試產(chǎn)

聲明：本網(wǎng)頁(yè)內(nèi)容旨在傳播知識(shí)，若有侵權(quán)等問(wèn)題請(qǐng)及時(shí)與本網(wǎng)聯(lián)系，我們將在第一時(shí)間刪除處理。郵件：2376512515@qq.com

上一篇： 基于臺(tái)積公司N3P工藝，Cadence推出eUSB2V2 IP解決方案

下一篇： 宏碁施振榮：國(guó)際化有利于臺(tái)灣半導(dǎo)體業(yè)保持優(yōu)勢(shì)