Find N3入網：最高支持16+1TB
OPPO將于近期登場的Find N3折疊屏目前已經正式入網，型號為PHN110。本次Find N3在外觀方面相比前兩代有很大的變化，不再是小號的橫向折疊屏，而是跟別的廠商一樣采用了較為常見的
8月12日消息，臺積電、三星、英特爾等晶圓制造大廠都在積極布局背面供電網絡技術（BSPDN），并將導入尖端的邏輯制程的開發藍圖。據韓國媒體 The Elec 報道，繼英特爾公布了其命名為“PowerVia”的背面供電技術將導入Intel 20A制程工藝之后，三星電子在此前日本VLSI研討會上也公布了其背面供電技術的研究結果，也將用于其2nm制程工藝。
過去多年來，芯片都是像披薩一樣由下而上，層層制造的。芯片制造從最小的元件——晶體管開始，然后還需要建立越來越小的線路層，用于連接晶體管與金屬層，這些線路被稱為信號互連線，當中還包括給晶體管供電的電源線。當芯片的裸片制造完成后，還需要把它翻轉并封裝起來。封裝主要是對裸片進行保護，并提供了與外部的接口，使其真正成為一個商用化的芯片。
然而，隨著晶體管越來越小，密度越來越高，互連線和電源線共存的線路層變成了一個越來越混亂的網絡，堆棧層數也越來越多，可能需要穿過10 到 20 層堆棧才能為下方的晶體管提供供電和數據信號。
對此，領先的芯片制造商都在努力研究背面供電技術，即尋找將電源線遷移到芯片背面的方法，進一步使得芯片正面只需要專注于與晶體管的信號互連。也就是說，晶圓的制造將會先制造正面的晶體管，然后添加互聯層，然后將晶圓反轉，并對背面進行打磨減薄，在通過納米硅穿孔（TSV）技術在晶圓背面進行制造供電網絡，并與埋入式的電源軌連接。
在2023年VLSI研討會上，英特爾就展示了制造和測試其背面供電解決方案PowerVia的過程，并公布已經有良好性能的測試結果。據英特爾介紹，電源線原本可能占據芯片上面20%的空間，但是其PowerVia背面供電技術，使得這些原本在上面的電源線不再需要，這也意味著互連層可以變得更寬松一些。
根據英特爾的Blue Sky Creek的測試芯片（該芯片采用英特爾即將推出的PC處理器Meteor Lake中的P-Core性能核心），證明了PowerVia解決了舊的“披薩式”制造方法所造成的問題，即電源線和互連線可以分離開來，并做得線徑更大，以同時改善供電和信號傳輸。測試結果顯示，芯片大部分區域的標準單元利用率都超過90%，同時單元密度也大幅增加，并有望降低成本。測試還顯示，PowerVia將平臺電壓（platform voltage）降低了30%，并實現了6%的頻率增益（frequency benefit）。PowerVia測試芯片也展示了良好的散熱特性，符合邏輯微縮預期將實現的更高功率密度。
而根據最新的報道顯示，在今年6月底的日本 VLSI 研討會上，三星電子發表的一篇論文稱，與傳統的前端 PDN（供電網絡）相比，其所研發的背面供電網絡技術的應用，使其未公開的處理器面積縮小了14.8%。同時，該論文還特別強調了兩個基于Arm架構的處理器，在采用了BSPDN技術之后，他們觀察到的芯片面積分別減少了10.6% 和 19%，這也意味著成本和功耗的降低。同時也意味著，如果芯片面積保持不變的情況下，芯片內部的晶體管數量可以增加10% 到19%，性能也有望提升10%到19%。
▲ 三星BSPDN 研究成果（來源：三星）
三星在其論文中還提到，其背面供電 技術的另一大優勢在于，使得布線長度減少了9.2%。背面供電技術通常支持更粗的電線和更低的電阻，因此可以驅動更高的電流以獲得更高的性能或降低功耗，布線長度的進一步減少也將帶來額外的性能優勢。
另有市場消息稱，臺積電將會在 2025 年量產2nm（N2）制程，并計劃 2026 年推出 N2P 制程，這個制程也將會采用背面供電技術。
編輯：芯智訊-浪客劍
本文鏈接：http://www.tebozhan.com/showinfo-27-5693-0.html三星公布芯片背面供電技術：芯片面積縮小14.8%，布線長度減少9.2%！
聲明：本網頁內容旨在傳播知識，若有侵權等問題請及時與本網聯系，我們將在第一時間刪除處理。郵件：2376512515@qq.com
Copyright ? 2016-2023 天津谷騏科技有限公司 版權所有 sitemap.xml
違法及侵權請聯系：2376512515@qq.com 津ICP備18001702號
津公網安備 12010102000574號