據國家知識產權局信息顯示，華為技術有限公司于3月18日公布了一項名為“三進制邏輯門電路、計算電路、芯片以及電子設備”的專利，公開號為CN119652311A，申請日期為2023年9月18日。
專利摘要表明，該申請涉及一種三進制邏輯門電路及其相關技術。這一電路能夠實現輸入邏輯值的加1和減1操作。基于三值邏輯的27種單變量函數，該電路可應用于三進制邏輯電路中，從而簡化其結構。這種設計不僅能減少晶體管數量，還能降低功耗并提升計算效率。

隨著大數據時代的到來，芯片需要處理的數據量急劇增加，對計算性能的要求也愈發嚴格。然而，單純依靠縮小晶體管尺寸來提升性能的方式已逐漸接近瓶頸。大規模集成電路雖然能提升性能，但同時也帶來了更高的功耗和更復雜的互聯問題。
三進制邏輯利用三值邏輯提高信息密度，其計算性能超越傳統二進制邏輯。因此，三進制邏輯電路在理論上具備更高的性能，而三進制邏輯門電路的設計正是實現這一目標的關鍵基礎單元。

本文鏈接：http://www.tebozhan.com/showinfo-27-141869-0.html華為公開三進制邏輯門電路專利，助力芯片性能提升

聲明：本網頁內容旨在傳播知識，若有侵權等問題請及時與本網聯系，我們將在第一時間刪除處理。郵件：2376512515@qq.com

上一篇： 郭明

下一篇： 珠海2025年重點項目清單發布，近40個半導體項目上榜