Find N3入網：最高支持16+1TB
OPPO將于近期登場的Find N3折疊屏目前已經正式入網，型號為PHN110。本次Find N3在外觀方面相比前兩代有很大的變化，不再是小號的橫向折疊屏，而是跟別的廠商一樣采用了較為常見的
電子工程專輯訊臺積電、三星、英特爾等晶圓制造大廠都在積極布局背面供電網絡技術（BSPDN），并將導入尖端的邏輯制程的開發藍圖。近期，三星電子公布了BSPDN（背面供電網絡）研究成果。這是三星電子首次披露BSPDN相關的具體研究成果。
BSPDN是2019年IMEC上首次提出的概念。它是一種通過在晶圓背面布置電源布線來改善電源和信號線以及電池利用率瓶頸的設計結構。
當前的半導體采用FSPDN結構制成。它們按照電源線-信號線-晶體管的順序排列，但由于電源線和信號線使用相同的資源，會出現瓶頸等問題。另外，還存在一個缺點，即根據晶體管的擴展而消耗大量成本來擴展布線層。
與現有的半導體結構不同，BSPDN按照信號線-晶體管-電源線的順序排列。在今年6月底的日本VLSI研討會上，三星電子發表的一篇論文稱，通過應用BSPDN，與FSPDN（前端供電網絡）相比，成功縮小了處理器面積的14.8%。具體而言，在兩個ARM電路中，面積分別減少了10.6%和19%。這也意味著成本和功耗的降低。同時也意味著，如果芯片面積保持不變的情況下，芯片內部的晶體管數量可以增加10%到19%，性能也有望提升10%到19%。除此之外，其背面供電技術還能使得布線長度減少了9.2%
三星電子也解釋了BSPDN的技術難點。當應用BSPDN時，拉伸應力作用，并且可以將硅通孔電極(TSV)和金屬層分離。三星電子表示，這個問題可以通過降低高度或加寬TSV來解決。
除了三星電子之外，英特爾也公布了其命名為“PowerVia”的背面供電技術，將導入Intel20A制程工藝。英特爾去年六月還舉辦了Powervia技術簡報會。這些公司的目標是從2nm工藝開始應用BSPDN。
根據英特爾的BlueSkyCreek的測試芯片（該芯片采用英特爾即將推出的PC處理器MeteorLake中的P-Core性能核心），證明了PowerVia解決了舊的“披薩式”制造方法所造成的問題，即電源線和互連線可以分離開來，并做得線徑更大，以同時改善供電和信號傳輸。測試結果顯示，芯片大部分區域的標準單元利用率都超過90%，同時單元密度也大幅增加，并有望降低成本。測試還顯示，PowerVia將平臺電壓（platformvoltage）降低了30%，并實現了6%的頻率增益（frequencybenefit）。PowerVia測試芯片也展示了良好的散熱特性，符合邏輯微縮預期將實現的更高功率密度。
業界認為，為了應用BSPDN，確保晶圓背面處理的化學機械拋光(CMP)技術以及信號線和電源線連接的TSV技術非常重要。臺積電將會在2025年量產2nm（N2）工藝，并計劃2026年推出N2P工藝，這個工藝也將會采用背面供電技術。
三星尚未透露計劃何時實施其BSPDN以及使用哪個節點。該公司目前正在完善其第二代基于3nm級環柵晶體管的SF3制造技術，并計劃于2024年實現量產。該公司還有SF3P和2nm級SF2將于2025年推出。盡管三星明年不太可能在SF3中使用背面電源軌，但該公司可能會考慮在2025年在SF3P或SF2中實施其BSPDN。
責編：Amy.wu <本文鏈接：http://www.tebozhan.com/showinfo-27-5604-0.html三星首次披露背面供電技術研究：芯片面積縮小14.8%
聲明：本網頁內容旨在傳播知識，若有侵權等問題請及時與本網聯系，我們將在第一時間刪除處理。郵件：2376512515@qq.com
Copyright ? 2016-2023 天津谷騏科技有限公司 版權所有 sitemap.xml
違法及侵權請聯系：2376512515@qq.com 津ICP備18001702號
津公網安備 12010102000574號