據韓媒報道,三星電子正著手修改10納米級第六代(1c)DRAM設計,以應對應用于HBM4的1c DRAM良率不佳問題。
三星通過調整線寬電路與電容器厚度來提高良率,盡管這將增加成本。同時,三星電容器厚度調節出現問題導致漏電流,公司正在測試其他因素以達到最佳狀態。
三星的制程標準較競業更為嚴格,但自第一代1x DRAM開始,三星在過渡到更先進的制程時面臨效能發揮問題。因此,三星正朝著比原計劃更大尺寸的芯片方向發展,以提高1c DRAM的穩定性和完成度。
市場預測認為,基于1c DRAM的HBM4將落后于競業。然而,三星計劃從第七代產品(HBM4E)開始追趕,并著重發展該產品,以期持平或超越競業。
盡管三星與競業之間的差距不如HBM3或HBM3E時期那么大,但三星內部已轉向重點發展HBM4E,寄望借此趕超競業SK海力士。
本文鏈接:http://www.tebozhan.com/showinfo-27-132563-0.html三星調整1c DRAM設計,寄望HBM4E趕超SK海力士
聲明:本網頁內容旨在傳播知識,若有侵權等問題請及時與本網聯系,我們將在第一時間刪除處理。郵件:2376512515@qq.com