ictimes消息,韓國半導體巨頭SK 海力士日前啟動了邏輯半導體(如CPU和GPU)設計人員的招聘計劃,并計劃通過3D堆疊技術將HBM4直接整合到芯片上。
據悉,SK 海力士目前正在與多家半導體公司(包括Nvidia)商討HBM4的集成設計方法。預計Nvidia和SK 海力士有可能合作共同設計這一集成芯片,并通過臺積電進行代工,利用其晶圓鍵合技術將SK 海力士的HBM4芯片堆疊到邏輯芯片上。這一合作勢必帶來內存芯片和邏輯芯片的更緊密協同,共同設計勢在必行。
如果SK 海力士能夠成功,這將徹底改變半導體行業的操作方式。不僅將邏輯和存儲新芯片的互連方式發生變革,而且還將影響它們的制造方法。
目前,HBM堆疊主要是放置在CPU或GPU旁邊的中介層上,并通過1024bit接口連接到邏輯芯片。SK 海力士的目標是將HBM4直接堆疊在邏輯芯片上,消除中介層的存在。
這一方法在某種程度上類似于AMD的3D V-Cache堆疊,直接將L3 SRAM緩存封裝在CPU芯片上。相比之下,采用HBM則可以實現更高的容量,且更經濟實惠。
當前,半導體行業面臨的主要問題之一是HBM4需要采用2048bit接口,因此HBM4的中介層非常復雜且成本高昂。因此,將內存和邏輯芯片堆疊在一起對于經濟效益是可行的,但同時也帶來了新的問題,尤其是散熱。
韓國科學技術院電氣與電子工程系的教授Kim Jung-ho表示:“如果在兩到三代之后解決散熱問題,那么HBM和GPU將能夠像一體一樣運作,而無需中介層”。
本文鏈接:http://www.tebozhan.com/showinfo-27-31438-0.htmlSK 海力士開啟邏輯半導體設計人員招聘計劃
聲明:本網頁內容旨在傳播知識,若有侵權等問題請及時與本網聯系,我們將在第一時間刪除處理。郵件:2376512515@qq.com
下一篇: 鼎龍(仙桃)推動半導體材料新園區啟動投產