三言兩語說透設計模式的藝術-單例模式
寫在前面單例模式是一種常用的軟件設計模式，它所創建的對象只有一個實例，且該實例易于被外界訪問。單例對象由于只有一個實例，所以它可以方便地被系統中的其他對象共享，從而減少
2017 年 11 月21日，時任臺積電董事長的張忠謀在臺下默默鼓掌，這一天的主角，不是聲名赫赫的他，而是此前默默無名的余振華。
接過獎項的他，指了指著一旁記者手中的iPhone說：“這個就有InFO（整合扇出型封裝），從iPhone 7就開始了，現在繼續在用，iPhone 8、iPhone X，以后別的手機也會開始用這個技術。”
這里提到的InFO，即先進封裝中的一種，正是它讓臺積電輕松吃下iPhone 7中 A10處理器的全部訂單，把2015年還在代工A9處理器的三星擠出局，一舉奠定了臺積電的江湖地位。
依靠著InFO，蘋果A10處理器在沿用16nm FinFET 工藝的情況下，依舊實現了不俗的性能提升，相較于隔壁用上三星10nm工藝的驍龍835和Exynos 8890也未遜色多少。
而先進封裝這把利器，此時借由蘋果之手，揭開了它神秘的面紗，向著世人款款而來。
封裝，摸著石頭過河
蘋果與先進封裝的故事，可能還得從2007年講起。
下面這張圖是諾基亞N95——一款發售于2007年3月的智能手機的主板，它不僅搭載了強悍的雙處理器，還有密密麻麻的模擬芯片，其復雜程度，并不亞于當時任意一款高端筆記本電腦。
同時N95還有三塊不同的存儲芯片，散布在兩顆處理器的周圍，光是想要弄清這款手機的硬件架構，就需要花費不少力氣，維修起來也是件相當麻煩的事情。
而另外一張主板圖同樣來自于2007年發售的手機——初代iPhone，仔細觀察后，我們會發現，整個主板的集成度相較于N95更高，各類芯片密密麻麻地排布在一起，彼此間的空隙大大縮短。
更重要的是，我們在這個主板上，只能找到處理器與NAND，在所有手機中都能看到的DRAM卻沒了蹤影，難道說蘋果有什么黑科技，能把DRAM丟到副板上？
答案藏在蘋果Logo芯片的下方，這顆名為APL0098的SoC，實際上是三星S5L8900的換皮版，它的下方，封裝堆疊了兩塊三星出品的512 MB SDRAM，是的沒錯，蘋果在初代iPhone上就采用了層疊式封裝 (PoP)，將DRAM和SoC集成在了一起。
而這項技術，自然也是出自三星之手，臺積電當時也不得不甘拜下風，從初代iPhone到iPhone 5s，所有蘋果處理器與封裝均由三星單獨完成，甚至于蘋果A4自研芯片的研發，也在相當程度上受到了三星的影響。
有中國臺灣半導體人士評價道，三星是舉世唯一可量產存儲與處理器，也有自家封測廠的半導體廠，由它承制，整個A7處理器可在「一個屋頂」下完成，在成本、整合度擁有巨大優勢，臺積電確實難以在短時間內追趕上。
蘋果青睞PoP封裝也不是沒有理由的，與傳統封裝相比，PoP封裝占用較少的基板，而較小的尺寸與較少的重量反過來又減小了電路板面積，而與DRAM較短的互聯能實現更快的數據傳輸速率，且在制造過程的每個環節都能節約成本。
iPhone 5s上的先進封裝不過是蘋果小試牛刀，蘋果真正用好這一利器，還要等到2014年的Apple Watch。
在這一年9月的發布會上，蘋果的CEO庫克在時隔多年后又一次準備了One More Thing，只不過這次主角是智能穿戴，繼iPad之后，蘋果又推出了Apple Watch這一全新品類。
發布會上，庫克也是大吹特吹了一通，雖然Apple Watch并不是市面上最早的智能手表，但庫克仍然把它視作一款革命性的產品，“它不是縮小版的 iPhone，而是一種'直接通過手腕進行通信的創新方式，它的功能遠不止這些。"庫克在舞臺上信誓旦旦。
Apple Watch的諸多先進功能現在看來已經稀疏平常，大部分千元級別的智能手表都可以輕松做到，但它的核心——S1芯片卻是其他廠商從未追趕上的。
當拆解機構掀開Apple Watch的屏幕時，映入眼簾的只有一塊電池和一顆線性振動馬達，驅動手表的處理器卻沒了蹤影，直到掀開電池，印著蘋果Logo的封裝芯片才得以揭曉。
這塊印著S1的芯片被牢牢壓在了電池和馬達下面，而它采用的封裝工藝，正是我們今天津津樂道的SiP(System In a Package系統級封裝)。
拆解顯示，SiP封裝真正體現了將整個系統進行封裝的精髓，在一塊26.15 mm x 28.50 mm的主板上，集成了多達14顆左右的核心芯片產品，以及上百個電阻電容等元器件，所有元器件都有各自獨立的封裝，并緊密有序地排列在主板上，而除了慣性組合傳感器外，其他都元器件都封裝在一起，整個封裝的厚度僅為1.16mm。
26.15 mm x 28.50 mm×1.16mm，傳統芯片的大小，構成了一個系統，其復雜程度，甚至超越了當年與它一同發售的iPhone 6主板。
但先進封裝的背后，不再是熟悉的三星操刀，蘋果把目光拋向了中國臺灣，晶圓代工固然是這里遠近聞名的優勢，臺積電就肩負著代工A8芯片的重任，但封裝測試作為半導體中極為重要的一環，中國臺灣也并不比其他國家地區遜色多少。
那S1芯片，背后又是誰在出力呢？據媒體報道，S1的 SiP基板出自景碩與南電之手，而SiP封裝及模組代工則由封測大廠日月光獨占，三大供應商因蘋果走到了一起，一同為初代Apple Watch小巧身軀里注入了強大的動力。
PoP加SiP，蘋果摸著石頭過河，在先進封裝上踩出了一條屬于自己的路。
強強聯合，改變世界
眼看著自初代iPhone以來，先進封裝越來越吃香，蘋果也開始琢磨起了更高級的封裝形式，光是三星的PoP已經難以滿足蘋果的胃口，更薄的封裝已經勢在必行。
而代工過A8和部分A9芯片的臺積電，拿出了一項蘋果無法拒絕的技術——InFO。
事實上，臺積電從2009年就已開始布局封裝，其中的帶頭人是蔣尚義，而負責開發的，就是前文中提到的余振華，他一手締造了今天在AI中正火熱的CoWoS。
當時張忠謀對先進封裝這個方向極為看好，還專門撥了400個研發工程師給余振華，他也不負眾望，在三年后順利開發出CoWoS技術，即第一代CoWoS技術。
這項2011年發布的技術，首先是被賽靈思的高端 FPGA 采用。其中Si 中介層的最大尺寸為775mm2 (25 mm x 31 mm)，接近一個掩模版的曝光尺寸（26mm x 33mm）（在 ArF 浸入式光刻機的情況下），而FPGA 芯片制造技術是 28 納米 CMOS 工藝，采用該技術的賽靈思高端FPGA“7V2000T”在“CoWoS_S”中配備了四個FPGA邏輯芯片。
在2014年發布的第二代“CoWoS_S”中，硅中介層擴大到1150mm2，接近1287mm2，這是1.5分劃板的曝光面積，在2015年被賽靈思高端FPGA“XCVU440”采用，其采用20 納米 CMOS 工藝，配備了三塊 FPGA 邏輯芯片。
接連兩代的CoWoS，都沒有翻起太大的風浪，只有賽靈思成為了臺積電這項新技術的顧客，這也讓開發技術的余振華產生了動搖，“（好像）某人夸下海口，要了大量資源，做了個沒什么用的東西，“他在后續的采訪中回憶道。
是CoWoS技術還不夠好嗎？當然不是，理論上利用這項技術的處理器，可以縮減多達70%厚度，對于寸土寸金的半導體來說，這個誘惑不可謂不大。
但打消他們念頭的，是CoWoS的成本，有臺積電的客戶在接洽時表示，這類技術要被接受，價格不能超過每平方毫米1美分，但CoWoS的價格卻達到了5倍以上，即使是大公司，難免也會感到肉疼。
為了改變叫好不叫座的局面，臺積電的高層決定開發一個每平方毫米1美分的先進封裝技術，性能可以比CoWoS略差一些，但是一定要爭取到大客戶。
這項技術就是首度用在iPhone 7與7Plus的InFO封裝，最終成為臺積電吃下蘋果A10芯片全部訂單的關鍵之所在。
InFO全稱為Integrated Fan-Out，意為集成式扇出型封裝，重點為集成和扇出型封裝。提到InFO封裝，首先要先說一下FOWLP（Fan-Out Wafer Level package）封裝。傳統的WLP在切割前進行封裝，雖然減小了封裝尺寸，但是使I/O數量受到了限制，為了滿足I/O數量增多的需求，FOWLP應運而生。FOWLP使用扇出型技術，通過RDL層，將Die表面的觸點擴展到Die的投影面積之外，增加了凸點布置的靈活性以及增多了引腳數量。通常情況下的FOWLP封裝的特點為尺寸較小，無基板，塑封封裝。InFO封裝在某些方面與FOWLP具有相同的特點，而同時又在其上進行了發展。
一般而言，Info封裝包含三種類型：InFO_oS、InFO_PoP以及InFO_LSI。而臺積電給蘋果提供的，就是Info_PoP封裝，它的全稱為Integrated Fan-out Package on Package，是FOWLP與PoP封裝的結合體，它將不同類型的芯片在垂直方向上堆疊在一起，下層為FOWLP封裝的芯片，上層為 DRAM 等被動芯片，封裝之間通過TIV（Through Info Via）進行電氣互聯。
與三星提供的PoP封裝相比，InFO_PoP不需要硅中介層，允許多個倒裝芯片組件被放置在封裝基板上，通過封裝襯底互連到彼此，不僅縮小了芯片面積與厚度，在價格上也更具競爭力，
據一位曾參與蘋果訂單的封測廠高層主管回憶，三星算是大意失荊州，當臺積電提出InFO時，封裝經驗更豐富的三星，卻以為只要將既有的PoP封裝稍微改良，就可達到蘋果要求的厚度水準，而事實顯然并非如此。
而InFO技術幾經改良，不僅在iPhone上沿用至今，還讓Mac產品也受惠于此。
當蘋果在2021年推出 20 核的 M1 Ultra 處理器時，它的 UltraFusion 2.5 TB/s 處理器間互連讓世界為之矚目，而如何做到這一點，也成為了所有半導體行業人士關心的問題。
它的背后，就是Info_PoP的迭代版本——Info_LSI技術。
Info_LSI封裝全稱Integrated Fan-out_Local Silicon Interconnect，此種封裝使用硅橋以
及RDL層代替整塊硅，達到了性能與成本的平衡，根據TechInsights的解析，硅橋將兩塊M1 Max處理器連接在一起，實現了低電阻、低延遲和高帶寬，而M1 Ultra 也是 TechInsights 記錄的第一個使用 InFO-LSI 技術的設備示例。
先進封裝不僅把兩顆處理器牢牢地粘合在一起，也在蘋果和臺積電之間搭建起了一座硅橋，兩個巨頭攜手，掀起了一場關于封裝的狂風驟雨。
下一塊先進封裝芯片
對于蘋果來說，滿足于現有封裝技術似乎是完全不可能的事情，即使是在工藝制程上遙遙領先的臺積電，也在5nm節點上停留了許久，直到今年才完成了3nm節點的大規模量產，至于更遠的GAA和2nm，短期內肯定難以快速實現。
而蘋果作為電子消費產品起家的一家公司，對于性能也有種超乎一般公司的執著，每年一迭代手機里的處理器，性能也必須跟著迭代，而新生的自研芯片版Mac，更是需要在英特爾和AMD的壓力下，保持住自己領先的性能功耗，而摩爾定律逐漸失效的今天，臺積電的先進封裝就成為了蘋果壓箱底的法寶。
據臺媒報道，蘋果正小量試產最新的3D小芯片堆疊技術SoIC（單線集成電路小輪廓封裝），目前規劃采用SoIC搭配InFO的封裝方案，預計用于MacBook，最快2025~2026年推出產品。
SoIC又是什么新技術呢？根據臺積電在第二十四屆年度技術研討會中的說明，SoIC是一種創新的多芯片堆疊技術，是一種晶圓對晶圓（Wafer-on-wafer）的鍵合（Bonding）技術，這是一種3D IC制程技術，可以讓臺積電具備直接為客戶生產3D IC的能力。
最讓人嘖嘖稱奇的是，SoIC技術是采用硅穿孔（TSV）技術，可以達到無凸起的鍵合結構，可以把很多不同性質的臨近芯片整合在一起，當中最關鍵、最神秘之處，就在于接合的材料，號稱是價值高達十億美元的機密材料，因此能直接透過微小的孔隙溝通多層的芯片，達成在相同的體積增加多倍以上的性能，簡言之，可以持續維持摩爾定律的優勢。
臺積電赴日本參加VLSI技術及電路研討會發表技術論文時，也針對SoIC技術發表過論文，表示SoIC解決方案將不同尺寸、制程技術及材料的裸晶堆疊在一起。相較于傳統使用微凸塊的三維積體電路解決方案，臺積電的SoIC的凸塊密度與速度高出數倍，同時大幅減少功耗。此外，SoIC能夠利用臺積電的InFO或CoWoS的后端先進封裝至技術來整合其他芯片，打造強大的3D×3D系統級解決方案。
有媒體認為，從臺積電最初提出的CoWoS技術，到獨占蘋果代工的InFO技術，下一個讓它笑傲于封裝行業的，就是SoIC技術。
目前，臺積電的SoIC技術已經在竹南六廠（AP6）進入量產，月產能近2000片，預期未來幾年將持續翻倍增長，AMD是其首發客戶，最新的MI300采用了 SoIC搭配CoWoS封裝的方案。
基于成本、設計等因素考慮，蘋果大概率會采用SoIC搭配InFO的解決方案，或許在M3 Ultra上就能一睹這項技術的實力。
PoP技術帶領iPhone殺入智能手機市場，InFO讓蘋果自研移動芯片走上崛起之路，而SoIC，會讓蘋果在桌面端芯片上掀起一場新的封裝革命嗎？
「資料來源：」
一個「小媳婦部門」為何能讓臺積電擊敗三星、獨吃蘋果？——天下雜志
Apple M1 Ultra Advanced Packaging Innovative packaging architecture using Apple’s UltraFusion.——TechInsights
Apple Watch超強拆解：主板結構及內部傳感器工藝深度分析——SITRI
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。
今天是《半導體行業觀察》為您分享的第3485期內容，歡迎關注。
推薦閱讀
★索尼CIS，霸權不再？
★重磅，PCIe將走向光互聯，銅將被拋棄？
★韓國存儲雙雄，再次領先！
半導體行業觀察
『半導體第一垂直媒體』
實時 專業 原創 深度
識別二維碼，回復下方關鍵詞，閱讀更多
晶圓｜集成電路｜設備｜汽車芯片｜存儲｜臺積電｜AI｜封裝
回復 投稿，看《如何成為“半導體行業觀察”的一員 》
回復 搜索，還能輕松找到其他你感興趣的文章！
本文鏈接：http://www.tebozhan.com/showinfo-27-1127-0.html蘋果，玩轉先進封裝
聲明：本網頁內容旨在傳播知識，若有侵權等問題請及時與本網聯系，我們將在第一時間刪除處理。郵件：2376512515@qq.com
上一篇： 臺灣版本“芯片法”，今天起實施
下一篇： 揭秘LK-99超導體制造過程
Copyright ? 2016-2023 天津谷騏科技有限公司 版權所有 sitemap.xml
違法及侵權請聯系：2376512515@qq.com 津ICP備18001702號
津公網安備 12010102000574號