掘力計劃第 20 期：Flutter 混合開發的混亂之治
在掘力計劃系列活動第20場，《Flutter 開發實戰詳解》作者，掘金優秀作者，Github GSY 系列目負責人戀貓的小郭分享了Flutter 混合開發的混亂之治。Flutter 基于自研的 Skia 引擎
快科技2月19日消息，作為AMD新移動旗艦處理器，銳龍AI Max+ 395(代號Strix Halo)繼承了有史以來強的GPU Radeon 8060S，配備多達40個RDNA3.5架構的計算單元，還支持四通道統一內存(類似蘋果M系列)，性能直接戰平桌面版RTX 4060！
華碩的Tony大叔首次展示并詳細介紹了它的內核設計。
Strix Halo系列首次在移動端采用原生的chiplets設計，和桌面上銳龍9000系列一樣是兩個CCD、一個IOD，對比可以明顯看出，CCD面積差不多，IOD則要大得多——原因后邊說。
同時，CCD、IOD不像桌面上那樣相隔一定距離，而是都緊密靠在一起，自然有利于降低延遲。
有趣的是，AMD Zen6據說就會普及這種方式，這里也有提前試驗的味道了。
ROG幻X 2025為它配備了多達14相核心供電，以及八顆內存，總容量32/64GB，多可以分配24/48GB作為顯存。
先看幾張美圖。
兩顆CCD采用臺積電4nm工藝制造，面積為67.07毫米，略小于桌面上的70.22平方毫米。
其中寬度幾乎不變，長度縮小了0.34毫米。
和桌面上完全一樣的八個Zen5標準核心、8MB二級緩存、32MB三級緩存，布局和一模一樣。
值得一提的是，Strix Halo上也存在和桌面版一樣的TSV硅通孔，因此理論上也可以堆疊3D緩存！
區別就在底部的D2D接口設計(就是這里差了0.34毫米)，該區域面積2.578平方毫米，比桌面上的4.474平方毫米縮小了42.3％之多。
IOD采用臺積電6nm工藝，面積達到了夸張的307.58平方毫米，相當于四個半CCD，原因就是它塞進去了超強的集顯Radeon 8060S，配備20組WGP也就是40組計算單元、32MB無限緩存(核心左右各有16MB)。
兩側邊緣更是有八個32-bit的顯存控制器，合計帶寬256-bit，趕上了RTX 5080的規格。
NPU單元在左側下方，算力還是50 TOPS。
右側下方是兩個媒體引擎，支持H.264、H.265、AV1編解碼，以及一個顯示引擎，支持DP 2.1、HDMI 2.1。
下方是PCIe 4.0 x16總線控制器、兩個USB4控制器、一個USB 3.2控制器。
本文鏈接：http://www.tebozhan.com/showinfo-24-131488-0.htmlAMD強U銳龍AI Max+ 395內核照首次揭秘：GPU面積大得恐怖！
聲明：本網頁內容旨在傳播知識，若有侵權等問題請及時與本網聯系，我們將在第一時間刪除處理。郵件：2376512515@qq.com
Copyright ? 2016-2023 天津谷騏科技有限公司 版權所有 sitemap.xml
違法及侵權請聯系：2376512515@qq.com 津ICP備18001702號
津公網安備 12010102000574號