在rtl仿真中,有四種狀態(tài),分別是0、1、x(unknown values)和z(high-impedance values)。case 結(jié)構(gòu)體中:0,1,X與Z是四種不同的狀態(tài),case條件比較時會檢測比較雙方每個bit是否完全相等。casez 結(jié)構(gòu)體中:把Z當(dāng)做don’t care conditions,case條件比較時,比較雙方存在Z值的bit位不參與比較 ,其他比特位相等則視為條件命中casex 結(jié)構(gòu)體中:把Z和X當(dāng)做don’t care conditions,case條件比較時,比較雙方存在Z或者X的bit位不參與比較,其他比特位相等則視為條件命中- 在casex、casez中推薦使用 ?來替換Z和X
- case、casex、casez語句中,如果命中多個case條件,則執(zhí)行命中的第一個case
kPl28資訊網(wǎng)——每日最新資訊28at.com
2、案例解析
kPl28資訊網(wǎng)——每日最新資訊28at.com
always@(*)
begin
case(sel[1:0])
2'b00: data1 = 3'd0 ;
2'b01: data1 = 3'd1 ;
2'b10: data1 = 3'd2 ;
2'b11: data1 = 3'd3 ;
2'b1z: data1 = 3'd4 ;
2'b1x: data1 = 3'd5 ;
default: data1 = 3'd7 ;
endcase
end
always@(*)
begin
casez(sel[1:0])
2'b00: data2 = 3'd0 ;
2'b01: data2 = 3'd1 ;
2'b10: data2 = 3'd2 ;
2'b11: data2 = 3'd3 ;
2'b1z: data2 = 3'd4 ;
2'b1x: data2 = 3'd5 ;
default: data2 = 3'd7 ;
endcase
end
always@(*)
begin
casex(sel[1:0])
2'b00: data3 = 3'd0 ;
2'b01: data3 = 3'd1 ;
2'b10: data3 = 3'd2 ;
2'b11: data3 = 3'd3 ;
2'b1z: data3 = 3'd4 ;
2'b1x: data3 = 3'd5 ;
default: data3 = 3'd7 ;
endcase
end
always@(*)
begin
casez(sel[1:0])
2'b00: data4 = 3'd0 ;
2'b01: data4 = 3'd1 ;
2'b10: data4 = 3'd2 ;
2'b11: data4 = 3'd3 ;
2'b1?: data4 = 3'd4 ;
2'b1x: data4 = 3'd5 ;
default: data4 = 3'd7 ;
endcase
end
always@(*)
begin
casex(sel[1:0])
2'b00: data5 = 3'd0 ;
2'b01: data5 = 3'd1 ;
2'b10: data5 = 3'd2 ;
2'b11: data5 = 3'd3 ;
2'b1?: data5 = 3'd4 ;
2'b1x: data5 = 3'd5 ;
default: data5 = 3'd7 ;
endcase
end
- sel[1:0]為1’b1z時,命中了[2'b1z: data2 = 3'd4 ;],data1被賦值3’d4
- sel[1:0]為1’b1x時,命中了[2'b1x: data2 = 3'd5 ;],data1被賦值3’d5
casez語句中Z狀態(tài)會被忽略,不做比較,X依舊進(jìn)行比較- sel[1:0]為1’b1z時,實(shí)際僅比較sel[1],命中了[2'b10: data2 = 3'd2 ;]和[2'b1z: data2 = 3'd4; ],根據(jù)優(yōu)先級原則, data2被賦值3’d2
- sel[1:0]為1’b1x時,依舊比較sel[1:0],命中了[2'b1x: data2 = 3'd5 ;], data2被賦值3’d5
casex語句中Z和X狀態(tài)會被忽略,不做比較- sel[1:0]為1’b1z時,實(shí)際僅比較sel[1],命中了[2'b10: data2 = 3'd2 ;], data3被賦值3’d2
- sel[1:0]為1’b1x時,實(shí)際僅比較sel[1],命中了[2'b10: data2 = 3'd2 ;], data3被賦值3’d2
- sel[1:0]為1’b1z時,實(shí)際僅比較sel[1],命中了[2'b10: data2 = 3'd2 ;], data4被賦值3’d2
- sel[1:0]為1’b1x時,同時命中了[2'b1?: data4 = 3'd4 ;]和[2'b1x: data4 = 3'd5 ;],根據(jù)優(yōu)先級原則,data4被賦值3’d4
- sel[1:0]為1’b1z時,實(shí)際僅比較sel[1],命中了[2'b10: data2 = 3'd2 ;]、[2'b1?: data5 = 3'd4 ;]、[2'b1x: data5 = 3'd5 ;],根據(jù)優(yōu)先級原則,data5被賦值3’d2
- sel[1:0]為1’b1x時,實(shí)際僅比較sel[1],命中了[2'b10: data2 = 3'd2 ;]、[2'b1?: data5 = 3'd4 ;]、[2'b1x: data5 = 3'd5 ;],根據(jù)優(yōu)先級原則,data5被賦值3’d2
kPl28資訊網(wǎng)——每日最新資訊28at.com
3、Do-not-care values 參考說明
kPl28資訊網(wǎng)——每日最新資訊28at.com
kPl28資訊網(wǎng)——每日最新資訊28at.com
SystemVerilog(IEEE Std 1800-2017)和verilog(IEEE P1364-2005)標(biāo)準(zhǔn)關(guān)于casez、casex的描述是一致的:截圖如下: kPl28資訊網(wǎng)——每日最新資訊28at.com
EndkPl28資訊網(wǎng)——每日最新資訊28at.com
是德科技全球技術(shù)盛會將于9月12日召開。
kPl28資訊網(wǎng)——每日最新資訊28at.com
kPl28資訊網(wǎng)——每日最新資訊28at.com
標(biāo)簽: